MICROCHIP Viterbi Decoder Brukerveiledning

MICROCHIP Viterbi dekoder

Spesifikasjoner

• Algoritme: Viterbi dekoder
• Inndata: 3-biters eller 4-biters myk eller hard inngang
• Avkodingsmetode: Maksimal sannsynlighet
• Implementering: Seriell og Parallell
• Søknader: Mobiltelefoner, satellittkommunikasjon, digital-TV

Produktbruksinstruksjoner

Den serielle Viterbi-dekoderen behandler inngangsbiter individuelt på en sekvensiell måte. Følg disse trinnene for å bruke seriell dekoder:

• Gi inngangsbitene sekvensielt til dekoderen.
• Dekoderen vil oppdatere baneberegninger og ta avgjørelser for hver bit.
• Forstå at seriedekoderen kan være tregere, men gir redusert kompleksitet og lavere ressursbruk.
• Bruk seriell dekoder for applikasjoner som prioriterer størrelse, strømforbruk og kostnad fremfor hastighet.
• Parallel Viterbi-dekoderen behandler flere biter samtidig. Slik bruker du den parallelle dekoderen:
• Gir samtidig flere biter som input til dekoderen for parallell prosessering.
• Dekoderen oppdaterer ulike baneberegninger parallelt, noe som resulterer i raskere behandling.
• Merk at parallelldekoderen tilbyr høy gjennomstrømning på bekostning av økt kompleksitet og ressursbruk.
• Velg den parallelle dekoderen for applikasjoner som krever rask prosessering og høy gjennomstrømming, for eksempel sanntidskommunikasjonssystemer.

FAQ

Introduksjon

Viterbi-dekoderen er en algoritme som brukes i digitale kommunikasjonssystemer for å dekode konvolusjonskoder. Konvolusjonskoder er feilkorrigerende koder som er mye brukt i kommunikasjonssystemer for å beskytte mot feil som oppstår under overføring.
Viterbi-dekoderen identifiserer den mest sannsynlige sekvensen av overførte biter basert på det mottatte signalet ved å bruke Viterbi-algoritmen, en dynamisk programmeringsmetode. Denne algoritmen vurderer alle potensielle kodebaner for å beregne den mest sannsynlige bitsekvensen basert på det mottatte signalet. Den velger deretter banen med høyest sannsynlighet.
Viterbi-dekoderen er en maksimal sannsynlighetsdekoder, som minimerer sannsynligheten for feil ved dekoding av det mottatte signalet og er implementert i seriell, som okkuperer et lite område, og i parallell for høyere gjennomstrømning. Det er mye brukt i moderne kommunikasjonssystemer, inkludert mobiltelefoner, satellittkommunikasjon og digital-TV. Denne IP-adressen godtar 3-biters eller 4-biters myk eller hard input.
Viterbi-algoritmen kan implementeres ved å bruke to hovedtilnærminger: Seriell og Parallell. Hver tilnærming har distinkte egenskaper og bruksområder, som er skissert som følger.
Seriell Viterbi-dekoder
Seriell Viterbi-dekoder behandler inngangsbiter individuelt, og oppdaterer sekvensielt baneberegninger og tar beslutninger for hver bit. På grunn av seriebehandlingen har den imidlertid en tendens til å være tregere sammenlignet med den parallelle motparten. Seriell dekoder krever 69 klokkesykluser for å generere en utgang på grunn av dens sekvensielle oppdatering av alle mulige tilstandsmålinger, og nødvendigheten av å spore tilbake gjennom trellisen for hver bit, noe som resulterer i forlenget behandlingstid.
AdvanentagE av å bruke en seriell dekoder ligger i dens typisk reduserte kompleksitet og lavere maskinvareressursbruk, sammenlignet med en parallell dekoder. Dette gjør den til en fordeltageous alternativet for applikasjoner der størrelse, strømforbruk og kostnader er mer kritiske enn hastighet.
Parallell Viterbi-dekoder
Parallell Viterbi Decoder er designet for å behandle flere biter samtidig. Dette oppnås ved å bruke parallelle prosesseringsmetodikker for samtidig å oppdatere ulike baneberegninger. Slik parallellitet resulterer i en betydelig reduksjon i antall klokkesykluser som trengs for å generere en utgang, som er 8 klokkesykluser.
Hastigheten til den parallelle dekoderen kommer på bekostning av økt kompleksitet og ressursbruk, og krever mer maskinvare for å implementere de parallelle prosesseringselementene, noe som kan øke størrelsen og strømforbruket til dekoderen. For applikasjoner som krever høy gjennomstrømning og rask prosessering, for eksempel sanntidskommunikasjonssystemer, foretrekkes ofte Parallel Viterbi Decoder.
Oppsummert avhenger avgjørelsen mellom å bruke en seriell og parallell Viterbi-dekoder av de spesifikke kravene til applikasjonen. I applikasjoner som krever minimal kraft, kostnad og hastighet, er en seriell dekoder vanligvis passende. For applikasjoner som krever høy hastighet og høy gjennomstrømning, der ytelsen er kritisk, er imidlertid en parallelldekoder det foretrukne alternativet, selv om den er mer kompleks og krever mer ressurser.

Sammendrag
Tabellen nedenfor viser en oppsummering av Viterbi-dekoderens IP-egenskaper.
Tabell 1. Viterbi-dekoderegenskaper

Funksjoner
Viterbi Decoder IP har følgende funksjoner:

• Støtter myke inngangsbredder på 3-bit eller 4-bit
• Støtter seriell og parallell arkitektur
• Støtter brukerdefinerte sporingslengder, og standardverdien er 20
• Støtter unipolare og bipolare datatyper
• Støtter kodehastighet på 1/2
• Støtter begrensningslengde som er 7

Installasjonsinstruksjoner

IP-kjernen må installeres i IP-katalogen til Libero® SoC-programvaren automatisk via IP Catalog-oppdateringsfunksjonen i Libero SoC-programvaren, eller den lastes ned manuelt fra katalogen. Når IP-kjernen er installert i Libero SoC-programvarens IP-katalog, blir den konfigurert, generert og instansiert i SmartDesign for inkludering i Libero-prosjektet.

Enhetsutnyttelse og ytelse (Still et spørsmål)
Ressursutnyttelsen for Viterbi Decoder måles ved hjelp av Synopsys Synplify Pro-verktøyet, og resultatene er oppsummert i følgende tabell.
Tabell 2. Enhets- og ressursutnyttelse

Viktig: Designet implementeres ved hjelp av Viterbi Decoder ved å konfigurere følgende GUI-parametere:

• Myk databredde = 4
• K Lengde = 7
• Kodepris = ½
• Tilbakesporingslengde = 20

Viterbi Decoder IP Configurator

Viterbi Decoder IP Configurator (Still et spørsmål)
Denne delen gir en overview av Viterbi Decoder Configurator-grensesnittet og dets ulike komponenter.
Viterbi Decoder Configurator gir et grafisk grensesnitt for å konfigurere parametere og innstillinger for en Viterbi Decoder IP-kjerne. Den lar brukeren velge parametere som Soft Data Width, K Length, Code Rate, Traceback Length, Datatype, Architecture, Testbench og License. Nøkkelkonfigurasjonene er beskrevet i Tabell 3-1.
Følgende figur gir en detaljert view av Viterbi Decoder Configurator-grensesnittet.
Figur 1-1. Viterbi Decoder IP Configurator

Grensesnittet inkluderer også OK og Cancel-knapper for å bekrefte eller forkaste konfigurasjonene som er gjort.

Funksjonell beskrivelse

Følgende figur viser maskinvareimplementeringen av Viterbi-dekoderen.
Figur 2-1. Maskinvareimplementering av Viterbi-dekoder

Denne modulen fungerer på DVALID_I. Når DVALID_I er hevdet, tas de respektive dataene som input, og prosessen starter. Denne IP-en har en historiebuffer, og basert på det valget tar IP det valgte buffernummeret DVALID_Is + Noen klokkesykluser for å generere den første utgangen. Som standard er historikkbufferen 20. Latensen mellom inngangen og utgangen til den parallelle Viterbi-dekoderen er 20 DVALID_Is + 14 klokkesykluser. Latensen mellom inngangen og utgangen til den serielle Viterbi-dekoderen er 20 DVALID_Is + 72 klokkesykluser.

Arkitektur (Still et spørsmål)
Viterbi Decoder henter dataene som opprinnelig ble gitt til Convolutional Encoder ved å finne den beste veien gjennom alle mulige kodertilstander. For en begrensningslengde på 7 er det 64 stater. Arkitekturen består av følgende hovedblokker:

• Branch Metric Unit (BMU)
• Path Metric Unit (PMU)
• Trace Back Unit (TBU)
• Legg til Compare Select Unit (ACSU)

Følgende figur viser Viterbi Decoder-arkitekturen.
Figur 2-2. Viterbi dekoderarkitektur

Viterbi-dekoderen består av tre interne blokker som er forklart som følger:

1. Branch Metric Unit (BMU): BMU beregner avviket mellom det mottatte signalet og alle potensielle overførte signaler, ved å bruke beregninger som Hamming-avstand for binære data eller euklidisk avstand for avanserte modulasjonsskjemaer. Denne beregningen vurderer likheten mellom de mottatte og mulige overførte signalene. BMU behandler disse metrikkene for hvert mottatt symbol eller bit og videresender resultatene til Path Metric Unit.
2. Path Metric Unit (PMU): PMU, som også er kjent som Add-Compare-Select (ACS)-enheten, oppdaterer baneberegninger ved å behandle grenberegninger fra BMU. Den holder styr på den beste banens kumulative metrikk for hver tilstand i trellisdiagrammet (en grafisk representasjon av mulige tilstandsoverganger). PMU legger til den nye grenmetrikken til gjeldende baneberegning for hver tilstand, sammenligner alle stier som fører til den tilstanden, og velger den med den laveste metrikken, som indikerer den mest sannsynlige banen. Denne utvelgelsesprosessen utføres på hver stage av espalier, noe som resulterer i en samling av de mest sannsynlige banene, kjent som overlevende stier, for hver stat.
3. Sporingsenhet (TBU): TBU er ansvarlig for å identifisere den mest sannsynlige sekvensen av tilstander, etter behandlingen av mottatte symboler av PMU. Den oppnår dette ved å spore espalieren tilbake fra den endelige tilstanden med den laveste banemetrikken. TBU starter fra slutten av espalierstrukturen og sporer tilbake gjennom overlevelsesbanene ved hjelp av pekere eller referanser, for å bestemme den mest sannsynlige overførte sekvensen. Lengden på tilbakesporingen bestemmes av begrensningslengden til konvolusjonskoden, noe som påvirker både dekodingsforsinkelsen og kompleksiteten. Etter å ha fullført tilbakesporingsprosessen, presenteres de dekodede dataene som utdata, vanligvis med de vedlagte halebitene fjernet, som opprinnelig ble inkludert for å fjerne konvolusjonskoderen.

Viterbi-dekoderen bruker disse tre enhetene til å nøyaktig dekode det mottatte signalet til de originale overførte dataene, ved å korrigere eventuelle feil som kan ha oppstått under overføringen.
Kjent for sin effektivitet, er Viterbi-algoritmen standardmetoden for dekoding av konvolusjonskoder i kommunikasjonssystemer.
To dataformater er tilgjengelige for myk koding: unipolar og bipolar. Tabellen nedenfor viser verdiene og tilhørende beskrivelser for 3-bits myk inngang.
Tabell 2-1. 3-bits myke innganger

Følgende tabell viser standard konvolusjonskode.
Tabell 2-2. Standard konvolusjonskode

Viterbi-dekoderparametere og grensesnittsignaler (Spør et spørsmål)
Denne delen diskuterer parametrene i Viterbi Decoder GUI-konfiguratoren og I/O-signaler.

Konfigurasjonsinnstillinger (Spør et spørsmål)
Tabellen nedenfor viser konfigurasjonsparameterne som brukes i maskinvareimplementeringen av Viterbi Decoder. Dette er generiske parametere og varierer i henhold til kravet til applikasjonen.
Tabell 3-1. Konfigurasjonsparametere

Inn- og utgangssignaler (Spør et spørsmål)
Tabellen nedenfor viser inngangs- og utgangsportene til Viterbi Decoder IP.
Tabell 3-2. Inn- og utgangsporter

Tidsdiagrammer

Denne delen diskuterer tidsdiagrammene til Viterbi-dekoderen.
Følgende figur viser tidsdiagrammet til Viterbi Decoder som gjelder både seriell og parallell moduskonfigurasjon.
Figur 4-1. Tidsdiagram

• Seriell Viterbi-dekoder krever minimum 69 klokkesykluser (Throughput) for å generere utgangen.
• For å beregne latensen til den serielle Viterbi-dekoderen, bruk følgende ligning:
• Antall historiebuffertider DVALID + 72 klokkesykluser
• For eksample, Hvis historikkbufferens lengde er satt til 20, da
• Latens = 20 gyldige + 72 klokkesykluser
• Parallell Viterbi-dekoder krever minimum 8 klokkesykluser (Throughput) for å generere utgangen.
• For å beregne latensen til Parallel Viterbi-dekoderen, bruk følgende ligning:
• Antall historiebuffertider DVALID + 14 klokkesykluser
• For eksample, Hvis historikkbufferens lengde er satt til 20, da
• Latens = 20 gyldige + 14 klokkesykluser

Viktig: Tidsdiagrammet for seriell og parallell Viterbi-dekoder er identisk, med unntak av antall klokkesykluser som kreves for hver dekoder.

Testbenk Simulering

A sampEn testbenk følger med for å sjekke funksjonaliteten til Viterbi-dekoderen. For å simulere kjernen ved hjelp av testbenken, utfør følgende trinn:

1. Åpne Libero® SoC-applikasjonen, klikk på Catalog > View > Windows > Catalog, og utvid deretter Solutions-Wireless. Dobbeltklikk Viterbi_Decoder, og klikk deretter OK. Dokumentasjonen knyttet til IP er oppført under Dokumentasjon.
   Viktig: Hvis du ikke ser Katalog-fanen, naviger til View Windows-menyen, og klikk deretter på Katalog for å gjøre den synlig.
2. Konfigurer IP-en i henhold til kravet, som vist i figur 1-1.
3. FEC-koderen må konfigureres for å teste Viterbi-dekoderen. Åpne katalogen og konfigurer FEC Encoder IP.
4. Naviger til Stimulus Hierarki-fanen, og klikk Bygg Hierarki.
5. På Stimulus Hierarki-fanen høyreklikker du testbenk (vit_decoder_tb(vit_decoder_tb.v [work])), og klikker deretter Simuler Pre-Synth Design > Åpne interaktivt.

Viktig: Hvis du ikke ser Stimulus Hierarki-fanen, naviger til View > Windows-menyen og klikk på Stimulus Hierarchy for å gjøre den synlig.
ModelSim®-verktøyet åpnes med testbenken, som vist i følgende figur.
Figur 5-1. ModelSim Tool Simuleringsvindu

Viktig

• Hvis simuleringen avbrytes på grunn av kjøretidsgrensen spesifisert i.do file, bruk run -all-kommandoen for å fullføre simuleringen.
• Etter å ha kjørt simuleringen genererer testbenken to files (fec_input.txt, vit_output.txt) og du kan sammenligne de to files for en vellykket simulering.

Revisjonshistorie (Still et spørsmål)
Revisjonshistorikken beskriver endringene som ble implementert i dokumentet. Endringene er oppført etter revisjon, og starter med den nyeste publikasjonen.

Tabell 6-1. Endringshistorikk

Mikrobrikke FPGA-støtte

Microchip FPGA-produktgruppen støtter produktene sine med ulike støttetjenester, inkludert kundeservice, teknisk kundestøttesenter, et webnettstedet og verdensomspennende salgskontorer. Kunder anbefales å besøke Microchips nettressurser før de kontakter kundestøtte, da det er svært sannsynlig at spørsmålene deres allerede er besvart.
Kontakt teknisk støttesenter via webstedet på www.microchip.com/support. Nevn FPGA-enhetens delenummer, velg passende kassekategori og last opp design files mens du oppretter en teknisk støttesak.
Kontakt kundeservice for ikke-teknisk produktstøtte, for eksempel produktpriser, produktoppgraderinger, oppdateringsinformasjon, ordrestatus og autorisasjon.

• Fra Nord-Amerika, ring 800.262.1060
• Fra resten av verden, ring 650.318.4460
• Faks, fra hvor som helst i verden, 650.318.8044

Informasjon om mikrobrikke

Mikrobrikken Webnettstedet
Microchip gir online støtte via vår webstedet på www.microchip.com/. Dette webnettstedet brukes til å lage files og informasjon lett tilgjengelig for kunder. Noe av innholdet som er tilgjengelig inkluderer:

• Produktstøtte – Datablad og errata, søknadsnotater og sample programmer, designressurser, brukerveiledninger og støttedokumenter for maskinvare, nyeste programvareutgivelser og arkivert programvare
• Generell teknisk støtte – Ofte stilte spørsmål (FAQs), forespørsler om teknisk støtte, nettdiskusjonsgrupper, medlemsliste for Microchip-designpartnerprogram
• Virksomheten til Microchip – Produktvelger- og bestillingsguider, siste pressemeldinger fra Microchip, liste over seminarer og arrangementer, lister over Microchip salgskontorer, distributører og fabrikkrepresentanter

Varslingstjeneste for produktendring
Microchips varslingstjeneste for produktendringer bidrar til å holde kundene oppdatert på Microchip-produkter. Abonnenter vil motta e-postvarsel når det er endringer, oppdateringer, revisjoner eller feil knyttet til en spesifisert produktfamilie eller utviklingsverktøy av interesse.
For å registrere deg, gå til www.microchip.com/pcn og følg registreringsinstruksjonene.
Kundestøtte
Brukere av Microchip-produkter kan få hjelp gjennom flere kanaler:

• Distributør eller representant
• Lokalt salgskontor
• Embedded Solutions Engineer (ESE)
• Teknisk støtte

Kunder bør kontakte sin distributør, representant eller ESE for støtte. Lokale salgskontorer er også tilgjengelige for å hjelpe kunder. En liste over salgskontorer og lokasjoner er inkludert i dette dokumentet.
Teknisk støtte er tilgjengelig gjennom webnettsted på: www.microchip.com/support
Kodebeskyttelse for mikrobrikkeenheter
Legg merke til følgende detaljer om kodebeskyttelsesfunksjonen på Microchip-produkter:

• Microchip-produkter oppfyller spesifikasjonene i deres spesielle Microchip-datablad.
• Microchip mener at familien av produkter er sikre når de brukes på tiltenkt måte, innenfor driftsspesifikasjoner og under normale forhold.
• Microchip verdsetter og beskytter aggressivt sine immaterielle rettigheter. Forsøk på å bryte kodebeskyttelsesfunksjonene til Microchip-produktet er strengt forbudt og kan bryte med Digital Millennium Copyright Act.
• Verken Microchip eller noen annen halvlederprodusent kan garantere sikkerheten til sin kode. Kodebeskyttelse betyr ikke at vi garanterer at produktet er "uknuselig". Kodebeskyttelsen er i stadig utvikling. Microchip er forpliktet til å kontinuerlig forbedre kodebeskyttelsesfunksjonene til produktene våre.

Juridisk varsel
Denne publikasjonen og informasjonen heri kan kun brukes med Microchip-produkter, inkludert for å designe, teste og integrere Microchip-produkter med applikasjonen din. Bruk av denne informasjonen
på annen måte bryter disse vilkårene. Informasjon om enhetsapplikasjoner er kun gitt for din bekvemmelighet og kan bli erstattet av oppdateringer. Det er ditt ansvar å sørge for at søknaden din oppfyller dine spesifikasjoner. Kontakt ditt lokale Microchip-salgskontor for ytterligere støtte eller få ytterligere støtte på www.microchip.com/en-us/support/design-help/client-support-services.
DENNE INFORMASJONEN LEVERES AV MICROCHIP "SOM DEN ER". MICROCHIP GIR INGEN ERKLÆRINGER ELLER GARANTIER AV NOEN SLAG VERKEN UTTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIG ELLER MUNTLIG, LOVBESTEMMET ELLER ANNET, RELATET TIL INFORMASJONEN, INKLUDERT, MEN IKKE BEGRENSET TIL NOEN UNDERFORSTÅTTE GARANTIER, ANDRE GARANTIER, OG GARANTIER. EGNETHET FOR ET BESTEMT FORMÅL, ELLER GARANTIER KNYTTET TIL DETS TILSTAND, KVALITET ELLER YTELSE.
UNDER INGEN OMSTENDIGHET VIL MICROCHIP VÆRE ANSVARLIG FOR NOEN INDIREKTE, SPESIELLE, STRAFFENDE, TILFELDIGE ELLER FØLGETAP, SKADE, KOSTNADER ELLER UTGIFTER AV NOEN SLAG SOM HELST KNYTTET TIL INFORMASJONEN ELLER BRUK AV DEN, UANSET OM DENNE ELLER ARKANT. MULIGHETEN ELLER SKADENE ER FORUTSÅBARE. I FULLSTENDELSE LOV TILLATER, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOEN MÅTE KNYTTET TIL INFORMASJONEN ELLER BRUK AV DERES IKKE OVERstige ANTALLET AV GEBYRER, OM NOEN, SOM DU HAR BETALT DIREKTE TIL INFORMASJONOCHIPEN.
Bruk av Microchip-enheter i livsstøtte- og/eller sikkerhetsapplikasjoner er helt på kjøpers risiko, og kjøperen samtykker i å forsvare, holde Microchip skadesløs fra enhver og alle skader, krav, søksmål eller utgifter som følge av slik bruk. Ingen lisenser overføres, implisitt eller på annen måte, under noen av Microchips immaterielle rettigheter med mindre annet er oppgitt.
Varemerker
Mikrobrikkenavnet og logoen, Microchip-logoen, Adaptec, AVR, AVR-logoen, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi-logo, MOST, MOST-logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron og XMEGA er registrerte varemerker for Microchip Technology Incorporated i USA og andre land.
AgileSwitch, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider og ZL er registrerte varemerker for Microchip Technology Incorporated i USA
Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, Dynamic , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge,
IGAT, In-Circuit Seriell Programmering, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MarginLink, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB-sertifisert logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Trusted Time, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA er varemerker for Microchip Technology Incorporated i USA og andre land.
SQTP er et servicemerke for Microchip Technology Incorporated i USA
Adaptec-logoen, Frequency on Demand, Silicon Storage Technology og Symmcom er registrerte varemerker for Microchip Technology Inc. i andre land.
GestIC er et registrert varemerke for Microchip Technology Germany II GmbH & Co. KG, et datterselskap av Microchip Technology Inc., i andre land.
Alle andre varemerker nevnt her er eiendommen til deres respektive selskaper.
© 2024, Microchip Technology Incorporated og dets datterselskaper. Alle rettigheter reservert.
ISBN: 978-1-6683-4696-9
Kvalitetsstyringssystem
For informasjon om Microchips kvalitetsstyringssystemer, vennligst besøk www.microchip.com/quality.

Verdensomspennende salg og service